PAT-NO:

JP360154632A

DOCUMENT-IDENTIFIER: JP 60154632 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

August 14, 1985

INVENTOR-INFORMATION: NAME KAMATA, CHIYOSHI OTSUKA, KANJI HOSOSAKA, HIROSHI

SATO, KAZUYOSHI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO:

JP59010085

APPL-DATE:

January 25, 1984

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 257/758, 257/E21.506

### ABSTRACT:

PURPOSE: To efficiently conduct heat generated in a semiconductor chip to a substrate, by providing heat-dissipating wiring sections in a part of multi-layered wirings so as to decrease the thermal resistance of the multi-layered wirings on the substrate.

CONSTITUTION: Heat generated in a semiconductor chip 5 is efficiently conducted to a substrate 1 through soldered bumps 6 connecting the chip to thin

film multilayered wirings 4 and through through-hole wiring sections 4B and heat dissipating wiring sections 4A formed in series. heat dissipated in the whole thin film multi-layered wirings 4 is absorbed by heat dissipating wiring sections 4A serving as heat sinks, and therefore the thermal resistance of the whole thin film multi-layered wirings 4 can be reduced. The wiring sections 4A and 4B are not required for the purpose of electrical connection, while they are provided for improving the heat dissipation properties in the regions where there are no wirings 4. The wiring sections 4A and 4B are made of copper, gold or aluminium.

COPYRIGHT: (C) 1985, JPO& Japio

# ⑩ 日本 国特 许 庁 (JP)

⑩特許出願公開

# ⑫ 众 閑 特 許 公 報 (A)

昭60-154632

and district

100

@Int.Cl.

Sichard 🖰

識別記号

庁内盛理番号

❸公開 昭和60年(1985)8月14日

H 01 L 21/60

6732-5F

審査請求 未請求 発明の数 1 (全3百)

◎発明の名称 半導体装置

**劉特** 顕 昭59-10085

❷出 頭 昭59(1984)1月25日

砂発 明 者 (厳 田 ) 千 代 士 小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

砂発 明 者 大 塚 覧 治 小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

砂発 明 者 細 坂 啓 小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

**砂発 明 者 佐 廢 和 善 小平市上水本町1450番地 株式会社日立製作所デバイス開** 

発センタ内

⑩出 頭 人 株式会社日立線作所 東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 高韬 明夫 外1名

# 明和否

発明の名称 半導体装置 特許節求の範囲

1. 基板上に設けられた多層配線に半導体チップをフェイスダウンボンディングした半導体装置であって、前配多層配線の一部に熟伝導率の高い放熱用配線がを有することを特徴とする半導体装置。
2. 前記券板として炭化ケイ素を用いたことを特徴とする特許請求の範囲第1項記載の半導体装置。
3. 前記多層配線の一部に直列に形成されるスルホール配線部を有することを特徴とする特許請求の範囲第1項及び第2項記載の半導体装置。

4. 前記多別配線の絶線体中にその一端を前記装板に接触する熱伝導率の高い放熱専用配線部を有することを特徴とする特許請求の範囲第1項乃至第3項記載の半導体装置。

5. 前記多層配線の一部に設けられた放無用配線 部を放熱用配線及び放熱用金属部材で配線系の電 気倡号に対するインピーダンスマッチングをとる ようにしたことを特徴とする特許請求の範囲第1 項乃至第4項記載の半導体裝配。

発明の詳細な説明

〔技術分野〕

本発明は、半導体装置に係り、特にマルチチップモジュールに適用して有効な技術に関するものである。

### 〔背景技術〕

従来のマルチチップモジュールの放熟手段の一つとしてしSiチップをアルミナ基板に直接フェイスダウンボンディングし、LSiチップ盃面に放熱用の金属を接触させる等の構造がとられていた(雑誌「Elactronics」June 1 6 . 1 9 8 2 P 1 4 3 ~)が、アルミナ基板は熱伝導率がはかりく充分な放熱効果を挙げることができないばかりでなく、放熱用フィンや液冷ジャケット等をパッケージ材料に直接取り付けることが必要となり、構造が複雑であり、高価であるという鍵点があることが本発明者の検討の精果明らかになった。

(目的)

本発明の目的は、多層配線を有する半導体装配

内で発生する熱を効率よく放然することができる 技術手段を提供することにある。

本務明の目的は、 存 要 多 層 配 線 を 有 す る 半 部 体 装 匹 に おいて、 入 出 力 信 号 の 反 射 や ク ロ ス ト ー ク を 抑 え る こ と が で き る 技 術 手 段 を 提 供 す る こ と に あ る 。

本発明の前記ならびにその他の目的と新規な特徴は、本明組費の記述及び添付図而によって明らかとなるであろう。

#### (発明の概要)

本額によって明示される発明のうち代表的なも のの概要を簡単に説明すれば、下記のとおりであ る

るために、直列に形成されるスルホール配線部4 Bを有している。配線部4A,4Bは、特に、電 気的接線のためには殴ける必要がない。多層配線 4を設けた際に、放熱性を高めるために、配線4 のない領域に設けられる。このように半導体チップ中で発生された熱を拡板1へ効率よく伝染部用配 線部4A及びスルホール配線部4Bの材質は、銅 (Cu),金(Au),アルミニウム(A g)等を用いる。 ちはLSi等の半導体チップであり、5Aは半導 体チップ5に設けられた電優、6は半田パンプで ある。半導体チップだによってボンディン グされている。

次に、本実施例 I の放熱作用を第 1 図において 説明する。

半導体チップ1で発生した熱は溶膜多層配線4との接続部である半田パンプ6を経由し、直列に形成されたスルホール配線部4B及び放熱用配線部4Aを通って基板1へ効率良く伝導される。ま

以下、本発明の構成について、実施例とともに説明する。

### [实施例]]

第1 図は、本発明の半導体数配の契施例 I を説明するための要部斯面図である。

た、 糠膜多層配線全体に拡がった熱は、 放熱用配 線部 4 A がヒートシンクとなるため、 稗膜多層配 線 4 全体の熱抵抗を小さくすることができる。

前記第1図は、1つのLSi等の半導体チップ 5の部分を示しており、複数個の半導体チップ 5 を基板1上に将載した場合においても同様の効果 を発揮することができる。

#### (実施例II)

第2図は、本発明の半導体装配の実施例』を説明するための要部所面図であり、第1図と同一のものは同一符号を付け、その繰り返しの説明は省略する。

本実施例』は、前記実施例』において、さらに 放然をよくするために、第2図に示すように、前 記絶級体3の中に銅(Cu),金 (Au),アルミニウ ム(A 2)等からなる放熱専用配線部4Cを設けた ものである。

前記実施例 I、 I において、前記密膜多層配の一部に設けられた放熱用配線部 4 A 及び放熱専用配線部 4 C で配線系のインピーダンスマッチン

グを容易にとることができる。

(効果)

以上脱明したように、本願で開示した新規な技 術手段によれば、次のような効果を得ることがで きる。

- (1) 多層配線の一部に放然用配線部を取けて基板上の多層配線の熱抵抗を小さくすることにより、 半導体チップで発生する熱を基板へ効率良く伝導 させることができる。
- (2) 多層配線の一部のスルホール配線部を直列 に形成して基板上の多層配線の熱抵抗を小くする ことにより、半導体チップで発生する熱を基板へ 効率良く伝導することができ、半導体装置の放熱 効果を向上させることができる。
- (3) 絶縁体中に放熱専用配線部を設けて拡板上の多層配線の熱抵抗を小さくすることにより、半 導体チップで発生する熱を拡板へ効率良く伝導す ることができる。
- (4) 前記(1), (2), (3) の放然用配線 部でインピーダンスマッチングを容易にとること

ができる。


(5) 前記 (1) 乃至 (4) によりマルチチップ モジュールをコンパクトに製現することができる。


以上本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されることなく、その要冒を逸脱しない範囲において、種々変更可能であることは言うまでもない。例えば、放然川 配線部及び放熱専用配線部の形状,位置等は放熱 効率を向上させるものであれば、どのようなものでもよい。

図面の簡単な説明

第1図は、本発明の半導体装置の実施例 I を説明するための要部所面図、

第2回は、本発明の半導体装置の実施例 II を説明するための要部断而図である。





-145-

12/17/2003, EAST Version: 1.4.1